Поляков А. К.

Языки VHDL и VERILOG в проектировании цифровой аппаратуры: практическое пособие
 
 
ISBN: 5-98003-016-6
УДК: 681.3
ББК: 32.973.22
 
Москва: СОЛОН-ПРЕСС, 2009
Number of pages: 314
 

No view is available.

The book is accessible only through subscription.

Bibliographic description

Annotation
Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language - HDL) - Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем.
Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов.
В приложение вынесены справочные данные по языкам VHDL и VERILOG.
Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.

Contents

MARC record